怎样用与或非门设计一位全加器

无法用与或非门设计一位全加器，因为一位全加器是用门电路实现两个二进制数相加并求出和的组合线路。它只能利用门电路实现，而无法用与或非门实现。

扩展资料：

一位全加器的作用特点：

一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

门电路的特点：

从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。

反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义。

门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。

从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。

门电路可用分立元件组成，也可做成集成电路，但目前实际应用的都是集成电路。

百度百科-全加器

一位全加器是指：两个一位二进制数带有进位的加法器.二进制表示中只有0和1.

比如设：两个加数A和B,低位的进位是C,和为S,进位是Cin,则{Cin,S}=A+B+C.

例如：A B C Cin S

0 0 0 0 0

1 0 0 0 1

1 1 0 1 0

1 0 1 1 0

1 1 1 1 1

……

相对全加器,还有半加器,这是不考虑进位的加法器,此时只有加数A、B及和S.S=A+B

例如：A B S

0 0 0

1 0 1

0 1 1

1 1 0

相对于一位加法器,还有两位、三位、四位、等多位加法器,此时要从低位向高位依次进行一位全加器的计算,当然通过提前进位的方式可以减少计算的时间,详细参考资料