边沿触发型时序电路的verilog程序中,异步控制信号和同步控制信号如何形成

形成方法如下：

1、异步控制信号；若电路中触发器的时钟输入端没有接在统一的时钟脉冲上，或电路中没有时钟脉冲（如SR锁存器构成的时序电路），电路中各存储单元的状态更新不是同时发生的，则这种电路称为异步时序电路。根据电路是对脉冲边沿敏感还是对电平敏感，异步时序电路又分为脉冲异步时序电路（由触发器构成）和点评异步时序电路（由锁存器构成）两种。异步时序电路的状态转换取决于以任意时间间隔变化的输入信号序列，各存储单元的状态转换因存在时间差异而可能造成输出状态短时间的不稳定，而且这种不稳定的状态是有时难以预测的，常常给电路设计和调试带来困难。

2、同步时序信号；同步时序电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的。同步时序电路的存储电路一般用触发器实现，所有触发器的时钟输入端都应接在同一个时钟脉冲源上，而且它们对时钟脉冲的敏感沿也都应一致。因此，所有触发器的状态变换的时间不存在差异或差异极小。在时钟脉冲两次作用的间隔期间，从触发器输入到状态输出的通路被切断，即使此时输入信号发生变化，也不会改变各触发器的输出状态，所以很少发生输出不稳定的现象。更重要的是，其电路的状态很容易用固定周期的时钟脉冲边沿清楚地分离为序列步进，其中，每一个步进都可以通过输入信号和所有触发器的现态单独进行分析，从而有一套较系统、易掌握的分析和设计方法，电路行为很容易用HDL来描述。目前较复杂的时序电路广泛采用同步时序电路实现，很多大规模可编程期间（包括大规模存储器）也采用同步时序结构。

同步时序电路只有一个时钟源，也就是说这个电路中的每一个触发器都是同时被触发。

异步时序电路有多个时钟源，也就是说,每个触发器不是同时被触发的，有时间先后。

另外，异步时序电路普遍比同步时序电路复杂。