首先了解其工作原理。就能画出相应波形。
如图所示：
扩展资料：
由于电阻网络将施密特触发器的输入端（即比较器的同相（+）端）和比较器的输出端连接起来，施密特触发器的表现类似比较器，能在不同的时刻翻转电平，这取决于比较器的输出是高还是低。若输入是绝对值很大的负输入，输出将为低电平；
若输入是绝对值很大的正输入，输出将为高电平，这就实现了同相施密特触发器的功能。不过对于取值处于两个阈值之间的输入，输出状态同时取决于输入和输出。例如，如果施密特触发器的当前状态是高电平，输出会处于正电源+Vs上。
这时V+就会成为Vin和+Vs间的分压器。在这种情况下，只有当V+=0（接地）时，比较器才会翻转到低电平。由电流守恒，可知此时满足下列关系：
因此必须降低到低于-R1Vs/R2时，输出才会翻转状态。一旦比较器的输出翻转到−Vs，翻转回高电平的阈值就变成了+R1Vs/R2。
这样，电路就形成了一段围绕原点的翻转电压带，而触发电平是±R1Vs/R2。只有当输入电压上升到电压带的上限，输出才会翻转到高电平；只有当输入电压下降到电压带的下限，输出才会翻转回低电平。若R1为0，R2为无穷大（即开路）。
电压带的宽度会压缩到0，此时电路就变成一个标准比较器 。输出特性如右图所示。阈值T由R1Vs/R2给出，输出M的最大值是电源轨。 实际配置的非反相施密特触发电路如下图所示。
输出特性曲线与上述基本配置的输出曲线形状相同，阈值大小也与上述配置满足相同的关系。不同点在于上例的输出电压取决于供电电源，而这一电路的输出电压由两个齐纳二极管确定。
在这一配置中，输出电平可以通过选择适宜的齐纳二极管来改变，而输出电平对于电源波动具有抵抗力，也就是说输出电平提高了比较器的电源电压抑制比（PSRR）。电阻R3用于限制通过二极管的电流，电阻R4将比较器的输入漏电流引起的输入失调电压降低到最小。
-施密特触发器
数字电路触发器时序图问题
摘 要 本文介绍了数字电路中各种触发器的电路结构特点。以基本RS触发器主线，将电路结构逐步进行优化，功能逐渐完善，依次介绍各种触发器及他们之间的相互关系。 关键词 触发器 真值表 状态方程 时序图
中图分类号：G642文献标识码：A
0 引言
触发器是数字电子器件，它具有在激励输入变化后存储二进制信息的能力，因此，在二进制数据存储的许多应用中，触发器是基本存储单元。①如果按照触发器的电路结构可分为基本RS触发器和时钟触发器。时钟触发器中，按照触发方式又可分为电平触发和边沿触发两种。电平触发的触发器中，又有同步触发器和主从触发器。若按照触发器的逻辑功能分有RS触发器、JK触发器、D触发器、T触发器、T’触发器。由于触发器种类繁多，教学过程中一定要掌握方法和技巧，方能得心应手。笔者从多年的教学过程中总结出各种触发器之间的关系如图1所示：
图1 触发器之间的关系图
1 基本RS触发器
先从最基本RS触发器的结构出发来分析它的功能。结构可以总结出四个两：两个与非门，两个输入信号，两个输出端，两根反馈线。从结构中可以分析出它的功能最后用三句话来进行总结：00不定，相异从R,11不变。以后在分析的过程中，只要牢记这三句话，一切问题都迎刃而解。
基本RS触发器具有复位（Q = 0）、置位（Q = 1）、保持原状态三种功能，R为复位输入端，S为置位输入端。触发器的工作状态直接受R、S端的两个输入信号的控制，且只要有一个输入端有效，触发器就立即翻转为新的状态。而在实际电路中，通常包括很多触发器且希望触发器按一定的节拍翻转。这样就要在基本RS触发器的基础上，电路要进行改进，为此，给触发器加一个时钟控制信号CP和两个受控与非门，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器称为时钟触发器，又称同步触发器（或钟控触发器），因为触发器的状态的改变与时钟脉冲同步。②
2 同步触发器
21 同步RS触发器
同步RS触发器在基本RS触发器的基础上加一个时钟控制信号CP和两个受控与非门，同步RS触发器虽然解决了直接由输入信号控制输出信号的现象，并且按同一CP节拍进行变化，但是仍然存在约束项的问题，要去掉同步RS触发器约束项，需要在同步RS触发器的基础上再加两根反馈线，而构成同步JK触发器。
22 同步JK触发器
同步JK触发器在同步RS触发器的基础上外加两根引线从逻辑功能表中，可以用三句话来进行总结：00不动，相异从J,11翻转。
23 其它同步触发器
同步D触发器是同步JK触发器的特殊情况，即在J = K = D、同步T触发器是同步JK触发器在J=K=T时的特殊情况、同步T’触发器是同步JK触发器在J=K=1时的特殊情况。
同步触发器虽然使电路进行了优化但是又带来新的问题：空翻现象。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。要解决空翻现象，需要在同步RS触发器的基础上，再加一级触发器从而构成主从触发器。主从RS触发器由两级构成，其中一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补，从而有效地克服了空翻。③
造成空翻现象的原因是同步触发器结构的不完善，要克服空翻现象，还需要从结构上采取措施，需要对电路进行优化。主从触发器从此诞生。
3 主从触发器
31 主从RS触发器
主从RS触发器是在同步RS触发器的基础上，再加一级触发器和一个非门。主从RS触发器逻辑功能和同步RS触发器完全一样，所以存在约束项。解决问题的方法，在主从RS触发器的基础上加两根反馈线，引发出主从JK触发器。
32 主从JK触发器
主从JK触发器是在主从RS触发器的基础上再加两根反馈线。由以上电路分析可知：主从JK触发器的逻辑功能和同步的JK触发器的逻辑功能一样即00不动（保持），相异从J,11翻转。主从JK触发器存在的问题：一次变化现象，要解决一次变化问题，仍应从电路结构上入手，让触发器只接收CP触发沿到来前一瞬间的输入信号。这种触发器称为边沿触发器。
4 边沿触发器
边沿触发器不仅将触发器的触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。维持―阻塞边沿D触发器只有一个触发输入端D，因此，逻辑关系非常简单。这种边沿D触发器的特性方程，状态转换图及驱动表和同步D触发器一样。维持―阻塞边沿D触发器的结构，在同步RS触发器的基础上，再加两个门，将输入信号D变成互补的两个信号分别送给R、S端，即R = D，S = D，就构成了同步D触发器。为了克服空翻，并具有边沿触发器的特性，在同步D触发器基础上引入三根反馈线就转化为维持―阻塞边沿D触发器。
可见从电路分析可知：维持―阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。维持―阻塞触发器因此而得名。
5 结语
如果孤立地理解每个触发器的话，很难弄清楚各个触发器的功能。为此先掌握基本RS触发器，由于此种触发器有两个弊端：输出直接有输入信号控制；特征方程有约束项，所以电路需要进行优化，即基本RS触发器的基础上加一个时钟脉冲CP和两个与非门，变成了同步RS触发器，又因为同步RS触发器的特征方程有约束项，即同步RS触发器还要进一步优化，再加两根反馈线而转化为同步JK触发器，若J = K = D则由同步JK触发器转化为同步D触发器；若J = K = T 则转化为同步T触发器；若J = K = 1 则转化为同步T’触发器。同步触发器有空翻现象，为了避免此现象的出现，电路要再进一步进行优化，即出现了主从RS触发器，它的功能和同步RS触发器相同，同样特征方程有约束项，要去掉约束项必须再引出两根反馈线变为主从JK触发器。主从JK触发器存在的问题：一次变化现象，最后把电路优化到边沿触发器，既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。
基金项目：安徽新华学院教学研究项目：《数字逻辑》课程改革的研究与实践（2010jy021）
注释
① [美]John MYarbrough数字逻辑应用与设计[M]机械工业出版社,20004
② 杨志忠主编数字电子技术[M]高等教育出版社,20008
③ 徐维数字逻辑系统与设计[M]科学出版社,20059
数字电路中JK触发器和D触发器级联，输出波形应分别是怎样的啊？如下图所示，Q0和Q1的波形应该是怎样的啊
如果触发脉冲下降沿出现的同时，A也正好出现由 1-->0的变化时，那么 A的取值是 A=0；
可以这样来理解，输入门限在电源的一半，即Vc/2，<Vc/2为低电平，>Vc/2为高电平，当cp<Vc/2时，电路开始对A取样，可此时的 A<Vc/2，那么也就是低电平了；
我看数字电路 根本就看不懂一一段关于触发器的描述。。写的什么东东哦。请老师指导。。
D触发器：
Qn+1 = Dn
JK触发器：
J = 1，K = 0 时，Qn+1 = 1
J = 0，K = 1 时，Qn+1 = 0
J = K = 0 时，Qn+1 = Qn
J = K = 1 时，Qn+1 = Qn'
RS触发器在数字电路中，是时序逻辑电路的开始，是时序逻辑电路的基础，具有记忆功能。
基本的 RS 触发器 由两个与非门组成，他具有记忆更能。记忆功能 就是指 可以在一个状态保持。
RS 触发器 的命名是很有意思的 R 代表 Reset 复位 清零的意思， S 代表 Set 置位 置一的意思。
免责声明：本平台仅供信息发布交流之途，请谨慎判断信息真伪。如遇虚假诈骗信息，请立即举报
举报