半加器卡诺怎么画

可以按照下面步骤:

第一步：将逻辑函数变换为最小项之和的形式

第二步：画出表示该逻辑函数的卡诺图

第三步：找出可以合并的最小项并画出合并圈

第四步：写出最简的与-或表达式

在利用卡诺图化简逻辑函数时,关键在于画合并圈.合并圈画得不同,逻辑函数的表达式也不相同.因此画合并圈时应注意以下几点：

①首先要找出孤立的1方格并画圈.

②合并圈的范围越大越好,但必须包含（i=0,1,2,3…）个1方格,这样能消去的变量就越多.

③合并圈的个数越少越好,因为合并圈的个数与化简结果中乘积项的个数相对应,圈数越少意味着与-或表达式中与项越少.

④每个合并圈中至少要包含一个其它合并圈中没有包含的1方格,这样才能保证这个合并圈不是多余的.

⑤卡诺图中所有的1方格至少要被圈一次,不能有漏画的1方格.

这样,把每个合并圈相对应的与项“加”起来,就得到最简的与-或表达式.

同理的方法,只要合并圈改为针对卡诺图中的0方格进行,找出可合并的最大项,就可得到逻辑函数的最简或-与表达式.

合并最大项的规律与合并最小项的规律基本一致.不同之处在于,合并最大项时必须找出0方格的相邻性.每个合并圈可由（i=0,1,2,3…）个0方格构成,每个合并圈对应于一个或项,该或项由圈内取值不变的变量相或来构成,其中取值为0的对应原变量,取值为1的对应反变量.然后将每个合并圈对应的或项进行相与,便得到最简的或-与表达式

来源于百度教育 由w***n进行上传

异或门电路图如图所示：

异或门 （英语：Exclusive-OR gate，简称XOR gate，又称EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。

异或门 能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门组成的。