加法器电路原理是什么

加法器是一种电路，它可以将两个或多个数字相加。在数字电路中，加法器通常由多个元器件，如逻辑门、寄存器和反馈电路组成。常见的加法器电路包括half-adder（半加器）和full-adder（全加器）。

半加器可以将两个位相加，并生成一个进位信号和一个和信号。全加器可以将两个位和一个进位信号相加，并生成一个新的进位信号和一个和信号。多位加法器可以通过连接多个半加器或全加器来实现。

在计算机中，加法器通常由运算器中的加法单元（ALU）实现。ALU可以执行各种数学运算，包括加法、减法、乘法和除法。

输入信号Ui1，Ui2均加到运放同相输入为同相加法运算电路，其中R2，R3，R4为直流平衡电阻，为提高电路的共模抑制比和减小零漂，要求电阻平衡。

电路在调一路输入电阻时会影响其它的路信号产生的输出值，调节时会有所不便。