Quartus
II的编译器对verilog文件中的乘法和除法运算符是可以进行综合的，这些运算符综合后生成的RTL门级的乘法和除法电路就是AlteraIP核所提供的乘法和除法电路，而megaweizard中的进行设置的乘除法运算的模式其实也就是调用了这些IP核，所以这些运算符所需要的资源其实主要是跟你的Verilog代码中的描述相关的。
所以如果你根据你要进行的运算对于由megaweizard中生成的乘法和除法器文件，进行组合得到你想要的整个运算系统，你会发现由verilog代码描述的运算电路说需要的资源和由使用megaweizard生成的乘法和除法器组合而成的运算电路，他们所需要的资源几乎是相同的，不相同的应该也只是所使用到的寄存器的数量有些许差别，不知道帮到你没有
免责声明：本平台仅供信息发布交流之途，请谨慎判断信息真伪。如遇虚假诈骗信息，请立即举报
举报