FPGA是现场可编程门阵列的简称,可以说它与传统的数字电路设计不可同日而语。FPGA的优越性可以归纳为以下几点:
1、可编程性。FPGA中集成了成千上万的逻辑门,高端的FPGA还有乘累加器、RAM、锁相环等,这些资源是可以任意使用的,使用起来相当灵活。而且FPGA中的逻辑门并不是像传统的数字电路具有固定的功能,拿Altera的Stratix系列器件来说,每个寄存器(D触发器)都具有同步复位、置位、异步复位、置位和时钟使能,而且这些控制端都是根据用户的设计输入由开发软件自动适配完成的。
2、设计平台的完善。在现有开发平台上可以实现对设计的最初设计和验证,然后可以与FPGA进行联机调试,反复修改设计,最终实现设计任务。比如FPGA的两大巨头Altera和Xilinx都各有一套相当完备且成熟的设计开发平台,囊括了从门级到系统级所有的级别的设计和验证功能。
当前FPGA的发展方向是高密度、大容量和高速,是专门为了实现极其复杂的逻辑控制、高强度的运算而设计的通用可编程IC,可以看作是一种半成品,所以有人说FPGA的缺点是成本高、功耗大。这确实是对的,但这不能成为FPGA的缺点,因为它生下来就不是为了和单片机与ARM去竞争的,在一些小规模的控制领域自然有单片机去实现,智能手机等功耗敏感的终端自然有ARM和DSP,大家各司其职,互不干扰。
FPGA典型的应用可以分为两大方面,一个是单纯作为逻辑器件和运算器件,这种适合于通信信号的处理,因为通信信号的特点是高速、不间断性,这时就可以在FPGA内调用大量的资源做并行的处理;另一个是在FPGA内部嵌入一个软CPU,形成CPU+DSP的架构,基本上可以代替ARM和DSP,成为一个可编程的片上系统(SOPC),这时就具有了更丰富的功能。当然Xilinx的某些高端的FPGA内部具有硬的CPU,性能更高。
上述完全属于个人即兴发挥,没有查阅任何资料。
画PCB板,数字地和模拟地怎么弄?请高手指点
在弱电子里我们说的地,就是直流地,或叫公共端(com),或叫电源负极
1数字地,一般是低电平(有时是零),一般不稳定,是不能分叉接到模拟地上
2 模拟地也不是0,接到负极的电阻很小,或电流很小,可以近似地认为0
3,数字器件所有地,每个器件尽量独立走,然后汇集一个地,直接接到电源负极(com)
4模拟器件所有地,每个器件尽量独立走,然后汇集一个地,直接接到电源负极(com)
5模拟信号放一端,数字信号放一端,中间加隔离带,模拟弱信号部分附铜保护,模拟和数字交接信号中间加0欧电阻或磁珠(一般不好匹配),作为联系人的电阻或磁珠放在楚河汉界的(数字和模拟)中间地带
在PCB上怎样设计“数字地和模拟地“:
方法一:按电路功能分割接地面
分割是指利用物理上的分割来减少不同类型线之间的耦合,尤其是通过电源线和地线的耦合。按电路功能分割地线例如图所示,利用分割技术将4个不同类型电路的接地面分割开来,在接地面用非金属的沟来隔离四个接地面。每个电路的电源输入都采用LC滤波器,以减少不同电路电源面间的耦合。对于各电路的LC滤波器的L和C来说,为了给每个电路提供不同的滤波特性,最好采用不同数值。高速数字电路由于其具有高的瞬时功率,高速数字电路放在电源入口处。接口电路考虑静电释放(ESD)和暂态抑制的器件或电路等因素,位于电源的末端。
在一块印刷电路板上,按电路功能接地布局的设计例如图所示,当模拟的、数字的、有噪声的电路等不同类型的电路在同一块印刷电路板上时,每一个电路都必须以最适合该电路类型的方式接地。然后再将不同的地电路连接在一起。
二.采用局部接地面
振荡器电路、时钟电路、数字电路、模拟电路等可以被安装在一个单独的局部接地面上。这个局部接地面设置在PCB的顶层,它通过多个通孔与PCB的内部接地层(0V参考面)直接连接,一个设计例如图5720所示。
将振荡器和时钟电路安装在一个局部接地面上,可以提供一个镜像层,捕获振荡器内部和相关电路产生的共模RF电流,这样就可以减少RF辐射。当使用局部接地面时,注意不要穿过这个层来布线,否则会破坏镜像层的功能。如果一条走线穿过局部化接地层,就会存在小的接地环路或不连续性电位。这些小的接地环路在射频时会引起一些问题。
如果某器件应用不同的数字接地或不同的模拟接地,该器件可以布置在不同的局部接地面,通过绝缘的槽实现器件分区。进入各部件的电源电压使用铁氧体、磁珠和电容器进行滤波。一个设计例如图5721和图5722所示。
三:PCB采用“无噪声”的I/O地与“有噪声”的数字地分割设计
为了使用电缆去耦或屏蔽技术来抑制共模噪声,在PCB设计时,需要考虑为电缆的去耦(将电流分流到地)和屏蔽提供没有受到数字逻辑电路噪声污染的“无噪声”或者“干净”的地。
免责声明:本平台仅供信息发布交流之途,请谨慎判断信息真伪。如遇虚假诈骗信息,请立即举报
举报