74ls138译码电路

71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出管脚的波形。

解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出管脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个管脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出管脚的波形如下：

即与A反相；

其余各管脚的输出恒等于1（高电平）与A的波形无关。

例3.3.2 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。

解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。

取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为

图3.3.9 用两片74LS138接成的4线－16线译码器

式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。

同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。

对于3线到8线译码器，输入为3位二进制数A2 A1 A0，输出为8个引脚Y7~Y0，其中只有一个引脚输出高电平，其余输出均为低电平。根据题目要求的逻辑函数 Y=？可以列出真值表：

| A2 | A1 | A0 | Y |

|----|----|----|---|

| 0 | 0 | 0 | 1 |

| 0 | 0 | 1 | 0 |

| 0 | 1 | 0 | 1 |

| 0 | 1 | 1 | 0 |

| 1 | 0 | 0 | 1 |

| 1 | 0 | 1 | 0 |

| 1 | 1 | 0 | 1 |

| 1 | 1 | 1 | 0 |

我们可以发现，当 A2, A0 均为 0 或 1，并且 A1 为 0 或 1 时，对应的输出 Y 为 1，其他时候 Y 均为 0。因此可以使用两个与门实现组合逻辑电路，其中一个与门的输入端口分别接入 A2 和 A0，另一个与门的输入端口接入 A2 和 (not A0)。输出端口连接到3线-8线译码器的使能端 E1 和 E2 上。其中，A2，A1，A0 分别接入到 AND1 和 AND2 的输入端口中，输出分别接入 译码器的 E1 和 E2 端口。这样，当 A2, A0 均为 0 或 1，并且 A1 为 0 或 1 时，Y 对应的输出引脚会输出高电平，其余引脚均输出低电平。